A Scarce State Transition Viterbi Decoder VLSI for Bit Error Correction

T. Ishitani, K. Tansho, N. Miyahara, S. Kubota, S. Kato

研究成果: Article査読

23 被引用数 (Scopus)
本文言語English
ジャーナルIEEE Journal of Solid State Circuits
出版ステータスPublished - 1987 8 1

引用スタイル