Chip-level performance maximization using ASIS (Application-specific Interconnect Structure) wiring design concept for 45 nm CMOS devices

N. Oda, H. Imura, N. Kawahara, M. Tagami, H. Kunishima, S. Sone, S. Ohnishi, K. Yamada, Y. Kakuhara, M. Sekine, Y. Hayashi, K. Ueno

研究成果

フィンガープリント

「Chip-level performance maximization using ASIS (Application-specific Interconnect Structure) wiring design concept for 45 nm CMOS devices」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

Physics & Astronomy

Engineering & Materials Science

Chemical Compounds