High-efficiency enhancement-mode power heterojunction FET with Buried p+-GaAs gate structure for low-voltage-operated mobile applications

Yasunori Bito, Yoshiaki Yamakawa, Shinichi Tanaka, Naotaka Iwata

研究成果: Article査読

1 被引用数 (Scopus)

フィンガープリント 「High-efficiency enhancement-mode power heterojunction FET with Buried p<sup>+</sup>-GaAs gate structure for low-voltage-operated mobile applications」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

Chemical Compounds

Engineering & Materials Science