Highly Reliable Interface of Self-Aligned CuSiN Process with Low-k SiC Barrier Dielectric (k=3.5) for 65nm Node and Beyond

T. Usami, T. Ide, Y. Kakuhara, Y. Ajima, K. Ueno, T. Maruyama, Y. Yu, E Apen, K. Chattopadhyay, B. van Schravendijk, N. Oda, M. Sekine

研究成果: Article

20 被引用数 (Scopus)
本文言語English
ページ(範囲)125-127
ジャーナルProc. 2006 Int. Interconnect Tech. Conf.
出版ステータスPublished - 2006 6 6

引用スタイル