メインナビゲーションにスキップ
検索にスキップ
メインコンテンツにスキップ
Shibaura Institute of Technology ホーム
English
日本語
ホーム
プロファイル
研究部門
研究成果
活動
プレス/メディア
受賞
専門知識、名前、または所属機関で検索
On-chip power integrity evaluation system
Yoshitaka Nabeshima, Yoshiaki Oizono, Takafumi Okumura, Toshio Sudo
電気電子情報工学専攻
研究成果
:
Conference contribution
概要
フィンガープリント
フィンガープリント
「On-chip power integrity evaluation system」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。
並べ替え順
重み付け
アルファベット順
Engineering & Materials Science
Networks (circuits)
100%
System-in-package
83%
Capacitance
77%
Electric power distribution
27%
Clocks
25%
Capacitors
23%
Acoustic impedance
22%
Monitoring
17%